Hammer, conosciamolo meglio.
Pag. 2 - Hammer: caratteristiche tecniche
I REGISTRI
I registri a più di 32bit non sono proprio una novità , poichè attualmente all'interno delle ultime cpu ci sono unità a virgola mobile (FPU) che hanno indirizzi ad 80bit.
L'uso di registri a 64 bit raddoppia effettivamente la bandwith tra il registro e la cache L1, un'altra cosa che beneficerà tantissimo di questa architettura sarà l'operazione di confronto di stringhe, infatti con i registri a 64 bit si potranno confrontare otto caratteri per operazione e con la giusta istruzione SIMD si potrà cercare una stringa sfruttando i registri in parallelo.
Infine, l'adozione dei 64 bit permetterà un indirizzo di memoria più ampio, fino a ben 64GB, quando per i 32bit, tale limite è di 4GB.
Questa è una cosa importantissima per il mercato dei server database, che richiedono ben piu' di 4GB per processo..
Bene, adesso andiamo ad analizzare i registri in dettaglio.
Troviamo otto nuovi registri generici a 64bit, chiamati GPR (General purpose registers), che come potete vedere in figura, altro non sono che i classici registri generici a 32bit, estesi a 64bit.
Ci sono poi otto nuovi registri dedicati alle istruzioni SSE ed SSE2.
LE PIPELINES
Recentemente abbiamo visto con il Pentium4 un'innovazione nel concetto di pipeline, infatti mentre l'architetturea P5 aveva 10 stadi, il Pentium4 ne ha ben 20.
Cio' ha permesso di avere un clock piu' alto ma per una serie di problemi, tale pipeline non si è rivelata un totale successo.
AMD ha dotato l'Hammer di una pipeline a 12 Stadi, ecco quà sotto la pipeline della nuova cpu confrontata con quella dell'Athlon attuale.
Da notare l'aggiunta di un'unità di Featch.
Pipelines | ||
---|---|---|
Ciclo di clock | Architettura K7 | Architettura Hammer |
1 | Fetch | Fetch 1 |
2 | Scan | Fetch 2 |
3 | Align 1 | Pick |
4 | Align 2 | Decode 1 |
5 | EDEC | Decode 2 |
6 | IDEQ/Rename | Pack |
7 | Schedule | Pack/Decode |
8 | AGU/ALU | Dispatch |
9 | L1 Address Generation | Schedule |
10 | Data cache | AGU/ALU |
11 | DATA Cache 1 |
|
12 | DATA Cache 2 |
Per quanto riguarda invece l'unità FPU, la pipeline è a 17 stadi.