Pagina 1 di 1

..che frequenza hanno queste RAM?

MessaggioInviato: 03 mag 2005, 01:40
di AMGOD
Allora, la mia scheda video monta delle Infineon hyb25d128323c-33...
Qualcuno sa come fare a sapere le freq operative di default?
Ho cercato con google ma non ho trovato nulla di "ufficiale" solo un forum dove si diceva che lavorano a 303mhz...
Consigli?

MessaggioInviato: 03 mag 2005, 02:31
di Ghost
sorry ma che scheda video è

MessaggioInviato: 03 mag 2005, 02:41
di AMGOD
Credo sia una 9500 liscia con BIOS moddato a 9700
Le freq sono 325/540
Leggendo in giro ho visto che ci sono infineon da 3,3 ns che viaggiano a 300 di default, vorrei sapere se le mie sono tali.. :)

MessaggioInviato: 03 mag 2005, 09:18
di Barton Simpsons
Prova...tira su e vedi :)

MessaggioInviato: 03 mag 2005, 09:27
di AMGOD
Le ram superano i 300 senza problemi in overclock, ma non vorrei bruciarle!

MessaggioInviato: 03 mag 2005, 12:30
di Barton Simpsons
e praticamente impossibile che si brucino!

MessaggioInviato: 03 mag 2005, 12:36
di AMGOD
Dici?
Però vorrei sapere cmq se dalla sigla si può capire la frequenza di default, ormai è una sfida! :lol:

MessaggioInviato: 03 mag 2005, 14:56
di lionner
CIAOOO AMGOD. CREDO CHE LE TUE MEMORIE POSSANO ARRIVARE OLTRE i 333Mhz.


Data Sheet 9 V1.7, 2003-07
128 Mbit DDR SGRAM
HYB25D128323C[-3/-3.3]
HYB25D128323C[-3.6/L3.6]
HYB25D128323C[-4.5/L4.5]
HYB25D128323C-5
1 Overview
1.1 Features
• Maximum clock frequency up to 333 MHz
• Maximum data rate up to 666 Mbps/pin
• Data transfer on both edges of clock
• Programmable CAS latency of 2, 3 and 4 clocks
• Programmable burst length of 2, 4 and 8
• Integrated DLL to align DQS and DQ transitions with CLK
• Data transfer signals are synchronized with byte wise bidirectional Data Strobe
• Data Strobe signal edge-aligned with data for Read operations
• Data Strobe signal center aligned with data for Write operations
• Differential clock inputs (CLK and CLK)
• Data mask for masking write data, one DM per byte
• Organization 1024K × 32 × 4 banks
• 4096 rows and 256 columns per bank
• 4K Refresh (32ms)
• Refresh Interval 7.8 µsec
• Autorefresh and Self Refresh available
• Standard JEDEC TF-XBGA 128 package
• Self-mirrored, symmetrical ball out
• Matched Impedance Mode interface (Z0=60.)
• SSTL-2 JEDEC Weak Mode interface (Z0=34.)
• IO voltage VDDQ = 2.5 V
• VDD power supply memory core:
– Speed sorts –3 and –3.3: 2.5 V < VDD < 2.9 V
– Speed sorts L4.5, –4.5, and –5: VDD = 2.5 V
– Speed sorts L3.6 and –3.6 support both VDD modes
1.2 Description
The Infineon 128Mbit DDR SGRAM is a ultra high performance graphics memory device, designed to meet all
requirements for high bandwidth intensive applications like PC graphics systems.
The 128Mbit DDR SGRAM uses a double-data-rate DRAM architecture organized as 4 banks × 4096 rows × 256
columns × 32 bits. The double-data-rate architecture is essentially a 2n prefetch architecture, with an interface
designed to transfer two data words per clock cycle at the I/O pins. A single Read or Write access to the DDR
Table 1 Performance
Part Number Speed Code –3 –3.3 –3.6 –4.5 –5.0 L3.6 L4.5 Unit
CAS Latency 4 tCK4min. 3 3.3 3.6 4.5 5.0 3.6 4.5 ns
fCK4max. 333 300 278 222 200 278 222 MHz
CAS Latency 3 tCK3min. 4.0 4.0 4.2 4.5 5.0 4.2 4.5 ns
fCK3max. 250 250 238 222 200 238 222 MHz
Data Out Window tQH 1.05 1.15 1.26 1.58 1.75 1.26 1.58 ns
DQS-DQ Skew tDQSQ 0.30 0.30 0.33 0.45 0.5 0.33 0.45 ns
HYB25D128323C[-3/-3.3/-3.6/-4.5/-5.0/L3.6/L4.5]
128 Mbit DDR SGRAM [4M x 32]
Overview
SGRAM consists of a single 64-bit wide, one clock cycle data transfer at the internal DRAM core and two
corresponding 32-bit wide, one-half clock cycle data transfers at the I/O pins. The result is a data rate of 666 Mbits
/ sec per pin. The external data interface is 32 bit wide and achieves at 333 MHz system clock a peak bandwidth
of 2.66 Gigabytes/sec.
The device is supplied with 2.5 V resp. within the range of 2.5 V - 2.9 V for the memory core and 2.5 V for the
output drivers. Two drivers strengths are available: 2.5 V Matched Impedance Mode and SSTL2 Weak Mode. The
“Matched Impedance Mode” interface is optimized for high frequency digital data transfers and matches the
impedance of graphics board systems (60Ohm).
Auto Refresh and Self Refresh operations are both supported.
A standard JEDEC TF-XBGA 128 package is used which enables ultra high speed clock and data transfer rates.
The signals are mapped symmetrically to the balls in order to enable mirrored mounting in application.
The chip is fabricated in Infineon technologies advanced 256M process technology.

MessaggioInviato: 03 mag 2005, 15:19
di AMGOD
Il data-sheet!
L'avevo letto ma non ci avevo capito molto... :roll:
Cmq dite che senza overvolt ci siano dei rischi per le ram?
Io mi accontento di 303 mhz (anche perchè a 320 danno artefatti...)

MessaggioInviato: 03 mag 2005, 15:25
di lionner
CIAO, ma che sistema di raffredamento utilizzi sulla scheda video? Non hai disposto nessun dissipatore sulle ram?
Se nn l'hai fatto ti conviene metterli, poichè gli artefatti si hanno a causa delle alte temperature a cui sono sottoposte le ram. Se gli affianchi anche una ventolina le cose miglioreranno notevolmente
Ciaooooooooo

MessaggioInviato: 03 mag 2005, 15:56
di AMGOD
Non ho ancora messo nulla, ma ci sto facendo un pensierino! :)

MessaggioInviato: 03 mag 2005, 18:59
di Barton Simpsons
Io avevo delle Elixir sulla 9200se e le ho tirate fino al collo senza dissipatori e non hanno mai dato segni di cedimento e di artefatti....

MessaggioInviato: 05 mag 2005, 19:01
di DadoKantz
1000 / 3.3ns = 303mhz (frequenza garantita)
1000 / 3ns = 333mhz
1000 / 2.7ns = 370mhz

ovviamente teorici e da prendere sempre con le molle ma danno una idea ;)

MessaggioInviato: 05 mag 2005, 19:49
di AMGOD
Quindi a 303 dovrei essere più che tranquillo di non rovinarle, giusto?
Cmq grazie!!!
L'unico modo per controllare che non stia spingendo "troppo" è controllare la temperatura?